Smart Gate Drive-Koppler: Umfassender Schutz für IGBTs in Wechselrichteranwendungen

Smart-Gate-Drive-Koppler (SGDs)sind Schlüsselkomponenten zum Schutz von Leistungsgeräten, insbesondere Bipolartransistoren mit isoliertem Gate (IGBTs), vor Überstromschäden. In diesem Artikel werden die Betriebsdesigninformationen von SGDs beschrieben, insbesondere für die Modelle TLP5214A/TLP5214/TLP5212/TLP5222 von Toshiba, die für ihre VCE(sat)-Erkennungsfunktion, Miller-Klemmfunktion und FAULT-Ausgabefunktion bekannt sind.

1. Vergleich der SGD-Kopplerprodukte

Verschiedene SGD-Kupplungsmodelle unterscheiden sich in ihren Leistungsparametern, und diese Unterschiede sind entscheidend für die Auswahl des richtigen Produkts. Beispielsweise beträgt der Spitzenausgangsstrom der Modelle TLP5214A/TLP5214 ±4,0A, während der Spitzenausgangsstrom der Modelle TLP5212/TLP5222 ±2,5 A beträgt. Versorgungsstrom und Versorgungsspannung sind ebenfalls wichtige Aspekte, und die Maximalwerte dieser Parameter betragen 3,8 mA, 3,5 mA und 5 mA bzw. 15 V bis 30 V. Der Schwelleneingangsstrom und der DESAT-Schwellenwert sind ebenfalls entscheidend für die Unterscheidung verschiedener Modelle, mit einem Maximalwert von 6 mA und einem typischen Wert von 6,5 V bis 6,6 V. Darüber hinaus liegt die Ausbreitungsverzögerung, also die maximale Verzögerungszeit des Signals vom Eingang zum Ausgang, zwischen 150 ns und 250 ns. Wie in Abbildung 1.1 dargestellt

2. Schutzeigenschaften

Die Schutzeigenschaften des SGD-Kopplers sind seine Kernfunktionen, einschließlich UVLO-Funktion (Unterspannungssperre), VCE(Sat)-Erkennung, aktive Miller-Klemmung und Fehlerausgabesystem. Die UVLO-Funktion stellt sicher, dass es nicht zu einer versehentlichen Ausgabe kommt, wenn die Versorgungsspannung unter dem Schwellenwert liegt, während die VCE(sat)-Erkennung die Kollektor-Emitter-Spannung des IGBT überwacht und den Betrieb abschaltet, um das Gerät zu schützen, sobald ein Überstrom erkannt wird . Die aktive Miller-Klemme reduziert den Potenzialanstieg zwischen Gate und Kollektor des IGBT, während das Fehlerausgabesystem bei Erkennung eines Fehlers ein Fehlersignal an die Hauptsteuerseite ausgibt. Die Überlastung ist in Abbildung 1.2 dargestellt

3. Anwendungsdesign

Beim Anwendungsdesign müssen mehrere Parameter berücksichtigt werden, darunter Gate-Widerstand, Austastzeit, Kurzschlussüberwachung und Pull-up-Widerstand für das Fehlersignal auf der Hauptseite. Die Einstellung und Anpassung der Austastzeit kann über einen externen Austastkondensator oder eine Schaltung erfolgen, um das Timing der Spannungserkennungssequenz anzupassen. Die externe Austastschaltung (RB) nutzt einen externen Widerstand, um den Ladestrom des Austastkondensators zu erhöhen, um sicherzustellen, dass die Schutzfunktion während des Kurzschlusses wirksam ist. Die Schwellenspannung der IGBT-Kurzschlusserkennung kann durch Hinzufügen einer Diode oder einer Zener-Diode angepasst werden. Die Analyse von Gate-Kapazität, Gate-Widerstand und Laufzeitverzögerung zeigt den Einfluss dieser Parameter auf die Laufzeitverzögerung. Die Soft-Ausschaltzeit wird durch die Gate-Kapazität und die Ausgangsspannung beeinflusst, während durch die richtige Behandlung von Bypass-Kondensatoren und Standby-Anschlüssen Fehler vermieden werden können. Der Schutz des DESAT-Anschlusses vor Spannungsspitzen beim Schalten des IGBT kann durch Hinzufügen einer Zenerdiode oder Schottky-Diode zwischen den DESAT- und VE-Anschlüssen erreicht werden. Im Falle eines unzureichenden Gate-Treiberstroms kann ein Puffertransistor hinzugefügt werden. Die Formung der LED-Signalwellenform ist besonders wichtig, wenn der Abstand zwischen dem SGD-Koppler und der CPU groß ist und die Eingangssignalwellenform mithilfe eines Hysteresepuffers geformt werden kann. Schließlich ist für die Fehlersignalausgabe der Pull-Up-Widerstand RF des Fehlersignals auf der Hauptseite notwendig.

4. Wichtige Designüberlegungen

Beim Entwurf eines SGD-Kopplers sind folgende Schlüsselfaktoren zu berücksichtigen: Gate-Widerstand, Trennung der Ansteuerschaltung vom Leistungsgerät, Bootstrap-Schaltkreisdiode und Gate-Emitter-Widerstand. Diese Faktoren beeinflussen zusammen die Ausbreitungsverzögerung, die einen Maximalwert zwischen 150 ns und 250 ns hat.